```
T S1/5/1
  1/5/1
DIALOG(R) File 351: Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.
             **Image available**
010647773
WPI Acc No: 1996-144727/199615
XRPX Acc No: N96-121495
 Protection circuit for semiconductor integrated circuit - has two diodes
 in-series between VDD and VSS, resistor and capacitor connected through
 junction of diode for connecting input signal to internal circuit,
prevents damage due to unusual input signal Noabstract
Patent Assignee: SUMITOMO ELECTRIC IND CO (SUME
Number of Countries: 001 Number of Patents: 001
Patent Family:
Patent No
                             Applicat No
                                                            Week
             Kind
                     Date
                                            Kind
                                                   Date
                   19960202 JP 94159801
JP 8032025
             Α
                                                 19940712 199615 B
                                             Α
Priority Applications (No Type Date): JP 94159801 A 19940712
Patent Details:
Patent No Kind Lan Pg
                         Main IPC
                                     Filing Notes
JP 8032025
              Α
                     6 H01L-027/04
Title Terms: PROTECT; CIRCUIT; SEMICONDUCTOR; INTEGRATE; CIRCUIT; TWO;
  DIODE; SERIES; RESISTOR; CAPACITOR; CONNECT; THROUGH; JUNCTION; DIODE;
  CONNECT; INPUT; SIGNAL; INTERNAL; CIRCUIT; PREVENT; DAMAGE; UNUSUAL;
  INPUT; SIGNAL; NOABSTRACT
Derwent Class: U11; U13
International Patent Class (Main): H01L-027/04
International Patent Class (Additional): H01L-021/822; H01L-027/06
File Segment: EPI
```

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-32025

(43)公開日 平成8年(1996)2月2日


	27/04 21/822 27/06	識別記号	庁内整理番号	FΙ			技術表示箇所
				H01L			Н
				審査請求	27/06 未請求		B OL (全 6 頁)
(21)出願番号		特願平6-159801		(71)出願人		30 気工業株式会社	
(22)出願日		平成6年(1994)7				兵四丁目5番33号	
				(72)発明者	原 弘神奈川県		谷町1番地 住友電
				(74)代理人	弁理士	長谷川 芳樹	(外3名)

(54) 【発明の名称】 保護回路

(57)【要約】

【目的】 内部回路に対して動作を高速化するとともに 誤動作及び損傷を防止する保護回路を提供する。

保護回路70は、主に抵抗素子R、第1のダ イオード素子D1、第2のダイオード素子D2及び容量 素子Cから構成されており、入力端子と内部回路80と の間に接続されている。ここで、容量素子Cが抵抗素子 R、第1及び第2ダイオードD1, D2 に一端を接続す るとともに内部回路80に他端を接続して配置されてい る。これにより、抵抗素子Rの抵抗値と第1及び第2の ダイオード素子D1, D2 の容量値とが容量素子の容量 値に対応して低減して設定されるので、これららの抵抗 値及び容量値に基づいた時定数は低減する。なお、プラ ス電源電圧Voo及びマイナス電源電圧Vssは、それぞれ 相対的に高電位及び低電位に設定されている。そのた め、入力端子に印加される電圧信号Vikが高周波数なパ ルスであっても、所定範囲の基準電圧に含まれる場合に 抵抗素子R及び容量素子Cを介して内部回路80に供給 され、そうでない場合には解消される。



1

【特許請求の範囲】

【請求項1】 所定の入力端子に接続して配置された抵 抗案子と、

この抵抗素子と所定の内部回路との間に接続して配置さ れた容量素子と、

所定の電源電圧を有する第1の電源ラインにカソードを 接続するとともに、前記抵抗素子と前記容量素子との間 にアノードを接続して配置された第1のダイオード素子 と、

前記第1の電源ラインの電源電圧よりも相対的に低い電 10 源電圧を有する第2の電源ラインにアノードを接続する とともに、前記抵抗索子と前記容量索子との間にカソー ドを接続して配置された第2のダイオード素子とを備え ることを特徴とする保護回路。

前記抵抗素子、前記容量素子、前記第1 【請求項2】 のダイオード素子及び前記第2のダイオード素子は、前 記内部回路とともに半絶縁性基板上にモノリシックに形 成されていることを特徴とする請求項1記載の保護回 路。

【請求項3】 前記半絶縁性基板はGaAsから形成さ れており、前記抵抗素子は前記半絶縁性基板中に所定の ドーパントを注入して形成されており、前記容量素子は 前記半絶縁性基板上に第1の電極層、絶縁層及び第2の 電極層を順次積層して形成されており、前記第1及び第 2のダイオード素子は前記半絶縁性基板上に配置された ショットキー接合型電界効果トランジスタのゲート電極 層を前記アノードとするとともに短絡したソース電極層 及びドレイン電極層を前記カソードとして形成されてい ることを特徴とする請求項2記載の保護回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路等にお いて、異常な入力信号に対する内部回路の誤動作や損傷 などを防止する保護回路に関する。

[0002]

【従来の技術】通常の半導体集積回路には、内部回路の 正常動作を保持するために、保護回路が入力段として設 置されている。この保護回路は、異常な電圧信号を内部 回路に出力しないことにより、内部回路の誤動作や損傷 などを防止するものである。

【0003】図4は、内部回路の入力段として接続され た従来の保護回路を示す回路図である。この保護回路7 1は、抵抗素子R、第1のダイオード素子D1及び第2 のダイオード素子D2 から構成されている。抵抗素子R は、入力端子と内部回路80との間に接続して配置され ている。第1のダイオード素子D:は、第1の電源ライ ンにカソードを接続するとともに抵抗素子Rと内部回路 80との間にアノードを接続して配置されている。第2 のダイオード素子D2 は、第2の電源ラインにアノード を接続するとともに抵抗素子Rと内部回路R0との間にR50 して形成されており、第R1及び第R2のダイオード素子は

カソードを接続して配置されている。

【0004】ここで、第1の電源ラインの電源電圧V₀₀ 及び第2の電源ラインの電源電圧Vssは、それぞれ相対 的に高電位及び低電位に設定されている。

【0005】このような構成によれば、所定範囲の基準 電圧よりも大きい電圧信号Visが入力端子に印加された 場合、電流が抵抗素子R及び第1のダイオード素子D: を介して第1の電源ラインに流出される。一方、所定範 囲の基準電圧よりも小さい電圧信号Vixが入力端子に印 加された場合、電流が第2の電源ラインから第2のダイ オード素子D2及び抵抗素子Rを介して供給される。

【0006】なお、このような保護回路に関する先行技 術としては、公報「特開平3-179773号」などに 詳細に記載されている。

[0007]

20

【発明が解決しようとする課題】しかしながら、上記従 来の保護回路では、抵抗素子の抵抗値とダイオード素子 の容量値との組合せに基づき、いわゆる積分回路が等価 的に構成されている。そのため、内部回路における動作 の高速化が保護回路に発生する過渡現象によって実現さ れないという問題がある。また、保護回路における抵抗 値及び容量値に基づいた時定数に対応する放電時間に比 較し、入力端子に印加される電圧信号が高速なパルスで ある場合、内部回路の破壊や誤動作を防ぐことができな いという問題がある。

【0008】そこで、本発明は、上記の問題点を解決 し、内部回路に対して動作を高速化するとともに誤動作 及び損傷を防止する保護回路を提供することを目的とす る。

30 [0009]

【課題を解決するための手段】本発明の保護回路は、上 記の目的を達成するために、所定の入力端子に接続して 配置された抵抗素子と、この抵抗素子と所定の内部回路 との間に接続して配置された容量素子と、所定の電源電 圧を有する第1の電源ラインにカソードを接続するとと もに、抵抗素子と容量素子との間にアノードを接続して 配置された第1のダイオード素子と、第1の電源ライン の電源電圧よりも相対的に低い電源電圧を有する第2の 電源ラインにアノードを接続するとともに、抵抗素子と 容量素子との間にカソードを接続して配置された第2の ダイオード素子とを備えることを特徴とする。

【0010】ここで、上記の抵抗素子、容量素子、第1 のダイオード素子及び第2のダイオード素子は、内部回 路とともに半絶縁性基板上にモノリシックに形成されて いることを特徴としてもよい。

【0011】また、半絶縁性基板はGaAsから形成さ れており、抵抗素子は半絶縁性基板中に所定のドーパン トを注入して形成されており、容量素子は半絶縁性基板 上に第1の電極層、絶縁層及び第2の電極層を順次積層 3

半絶縁性基板上に配置されたショットキー接合型電界効果トランジスタのゲート電極層をアノードとするとともに短絡したソース電極層及びドレイン電極層をカソードとして形成されていることが好適である。

[0012]

【作用】本発明の保護回路によれば、所定範囲の基準電圧よりも大きい電圧信号が入力端子に印加された場合、電流が抵抗素子及び第1のダイオード素子を介して第1の電源ラインに流出される。一方、所定範囲の基準電圧よりも小さい電圧信号が入力端子に印加された場合、電 10流が第2の電源ラインから第2のダイオード素子及び抵抗素子を介して供給される。

【0013】ここで、容量素子が配置されていない場合と比較すると、抵抗素子の抵抗値と第1及び第2のダイオード素子の容量値とが容量素子の容量値に対応して低減して設定される。これにより、これらの抵抗値及び容量値に基づいた時定数は低減する。そのため、入力端子に印加される電圧信号が高周波数なパルスであっても、所定範囲の基準電圧に含まれる場合に抵抗素子及び容量素子を介して内部回路に供給され、そうでない場合に上20述した通り解消される。

[0014]

【実施例】以下、本発明に係る実施例の構成及び作用について、図1ないし図3を参照して説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。

【0015】図1は、内部回路の入力段として接続された本発明の保護回路に係る一実施例を示す回路図である。図2は、図1に示す保護回路の構成を示す斜視図である。この半導体集積回路では、半絶縁性基板10上に保護回路70及び内部回路80がモノリシックに形成されており、相互に電気的に接続して配置されている。この半絶縁性基板10は、GaAsから形成されている。保護回路70は、主に抵抗素子(R)20、第1のダイオード素子(D1)30、第2のダイオード素子(D1)30、第2のダイオード素子(D2)40及び容量素子(C)50から構成されており、入力端子と内部回路80との間に接続されており、入力端子と内部回路80との間に接続されている。また、内部回路80は、複数個の論理ゲートやフリップフロップなどから構成されており、所定の機能を実現す40る演算回路、メモリ回路及び制御回路等である。

【0016】抵抗素子(R)20は、抵抗層21及び電極層22,23から構成されており、入力端子と容量素子(C)50との間に配線層60,61を介して接続されている。抵抗層21は、通常のイオン注入法等に用いて半絶縁性基板10の所定領域に所定のドーパントを注入することにより、サイズ及びドーパント濃度に基づいて所定の抵抗値を設定して形成されている。電極層22は、抵抗層21の一端上に形成され、配線層61を介して入力端子に接続されている。電極層23は、抵抗層250

1の他端上に形成され、配線層60を介して第1のダイオード素子(D₁) 30、第2のダイオード素子(D₂) 40及び容量素子(C) 50に接続されている。

【0017】第1のダイオード素子(D1)30は、G a A s MESFET (Metal Semiconductor Field Effe ct Transistor) で構成されており、第1の電源ライン にカソードを接続されるとともに、抵抗素子(R)20 と容量素子(C)50との間にアノードを接続されてい る。このショットキー接合型電界効果トランジスタは、 活性層31、コンタクト層32、33、ゲート電極層3 4、ソース電極層35及びドレイン電極層36から構成 されている。活性層31は、半絶緑性基板10の所定領 域を掘り込み、n型ドーパントをドープして形成されて いる。コンタクト層32,33は、活性層31の両端に それぞれ接触して配置され、活性層31よりも高濃度の n⁺ 型ドーパントをドープして形成されている。ゲート 電極層34は、ショットキー接触性を有して活性層31 上に形成され、アノードとして配線層60を介して抵抗 素子(R) 20、第2のダイオード素子(D₂) 40及 び容量素子(C) 50に接続されている。ソース電極層 35及びドレイン電極層36は、それぞれオーミック接 触性を有してコンタクト層32,33上に形成され、カ ソードとして配線層62を介して短絡して第1の電源ラ インに接続されている。

【0018】第2のダイオード素子(D2)40は、第 1のダイオード素子(D1)30と同様にしてGaAs MESFETで構成されており、第2の電源ラインにア ノードを接続されるとともに、抵抗素子(R)20と容 量素子(C)50との間にカソードを接続されている。 このショットキー接合型電界効果トランジスタは、活性 層41、コンタクト層42、43、ゲート電極層44、 ソース電極層45及びドレイン電極層46から構成され ている。活性層41は、半絶縁性基板10の所定領域を 掘り込み、n型ドーパントをドープして形成されてい る。コンタクト層42、43は、活性層41の両端にそ れぞれ接触して配置され、活性層41よりも高濃度のn * 型ドーパントをドープして形成されている。ゲート電 極層44は、ショットキー接触性を有して活性層41上 に形成され、カソードとして配線層60を介して抵抗素 子(R) 20、第1のダイオード素子(D:) 30及び 容量素子(C) 50に接続されている。ソース電極層4 5及びドレイン電極層46は、それぞれオーミック接触 性を有してコンタクト層42,43上に形成され、アノ ードとして配線層63を介して短絡して第2の電源ライ ンに接続されている。

【0019】容量素子(C)50は、第1の電極層5 1、絶縁層52及び第2の絶縁層53からMIM(Metal Insulator Metal) 構造に形成されており、抵抗素子(R)20と内部回路80との間に接続されている。第 5

1の電極層 5 1 は、半導体絶縁性基板 1 0 の所定領域上に形成され、配線層 6 0 を介して抵抗素子(R) 2 0、第 1 のダイオード素子(D₁) 3 0 及び第 2 のダイオード素子(D₂) 4 0 に接続されている。絶縁層 5 2 は、第 1 の電極層 5 1 上に部分的に形成され、第 1 及び第 2 の電極層 5 1 , 5 3 の間の絶縁性を保持している。第 2 の電極層 5 3 は、絶縁層 5 2 上に形成され、配線層 6 4 を介して内部回路 8 0 に接続されている。

【0020】ここで、第1の電源ラインはプラス電源電圧 V_{00} を印加されており、第2の電源ラインはマイナス 10電源電圧 V_{ss} を印加されている。これらプラス電源電圧 V_{00} 及びマイナス電源電圧 V_{ss} は、それぞれ相対的に高電位及び低電位に設定されている。また、入力端子は電圧信号 V_{18} を印加されることになる。

【0021】次に、上記実施例の作用について説明する。

【0022】所定範囲の基準電圧よりも大きい電圧信号 V1xが入力端子に印加された場合、電流が抵抗素子R及 び第1のダイオード素子D1を介して第1の電源ライン に流出される。一方、所定範囲の基準電圧よりも小さい 20 電圧信号が入力端子に印加された場合、電流が第2の電源ラインから第2のダイオード素子D2及び抵抗素子Rを介して供給される。

【0023】ここで、容量素子Cが配置されていない場合と比較すると、抵抗素子Rの抵抗値と第1及び第2のダイオード素子Di, D2の容量値とが容量素子Cの容量値に対応して低減して設定される。これにより、これらの抵抗値及び容量値に基づいた時定数は低減する。そのため、入力端子に印加される電圧信号Vixが高周波数なパルスであっても、所定範囲の基準電圧に含まれる場 30合に抵抗素子R及び容量素子Cを介して内部回路に供給され、そうでない場合に上述した通り解消される。

【0024】次に、上記実施例の実験について説明する。

【0025】この実験では、実施例及び従来例の保護回路における出力信号の周波数特性を比較して確認した。 実施例の保護回路としては、図1に示す回路構成を有するものを内部回路に対する高入力インピーダンス回路として適用した。一方、従来例の保護回路としては、図4に示す回路構成を有するものを適用した。なお、実施例及び従来例の保護回路では、共通する構成要素をほぼ同様に形成した。

【0026】特に、実施例の保護回路に対する諸条件は、次の通りであった。抵抗素子Rは、抵抗値約300 Ω を有した。第1のダイオード素子 D_1 及び第2のダイオード素子 D_2 を構成するG a As FETは、ゲート幅約30 μ mを有してE(Enhancement)モードで動作した。容量素子は、MIM容量約1pFを有した。

【0027】一方、従来例の保護回路に対する諸条件は、次の通りであった。抵抗素子Rは、抵抗値約300 50

6

 Ω を有した。第1のダイオード素子 D_1 及び第2のダイオード素子 D_2 を構成するGaAsFETは、ゲート幅約60 μ mを有してE (Enhancement) モードで動作した。

【0028】図3は、実施例の保護回路と従来例の保護回路とにおける出力信号の周波数特性を示すグラフである。ここで、横軸は各保護回路に入力した電圧信号の周波数を示し、縦軸は各保護回路から出力された電圧信号の入力時に対する減衰量を示す。この結果によると、実施例の保護回路では、従来例の保護回路に対し、入力信号の高周波側(数GHz程度)に対応する出力信号の帯域が約1GHz程度拡大されている。また、実施例の保護回路では、従来例の保護回路に対し、入力信号の低周波側(数百MHz程度)に対応する出力信号の帯域がカットオフ周波数約10MHzを有してバンドパスフィルタのように大きく縮小されている。したがって、入力端子に印加される電圧信号が、高周波数なパルスであっても、内部回路に供給されることがわかる。

【0029】ただし、入力信号の低周波側に対応する出力信号のカットオフ周波数として約10MHzという値は、人体から半導体集積回路に放電される静電気を考慮して設定されたものである。通常、人体が帯電して放電した時の等価回路を想定した場合、放電電流は初期値として約20A程度に達し、その時定数は約100ns以上になる。そのため、立上がりの速く短い時間幅を有するパルス状の大電流が流れるので、パルス電流への対策が半導体集積回路に要求されるのである。

【0030】なお、このような静電気による放電電流に 関する知見については、書籍「総合技術出版,ノイズ対 策最新技術,第12章第3節,第343頁」などに詳細 に記載されている。

【0031】本発明に係る保護回路は、上記実施例に限られるものではなく、種々の変形を行うことが可能である。

【0032】例えば、上記実施例では、抵抗素子の抵抗層は、半絶縁性基板の内部にイオン注入を行って形成されている。しかしながら、半絶縁性基板上にエピタキシャル成長を行うことにより、抵抗素子の抵抗層を形成しても、上記実施例と同様な作用効果が得られる。

【0033】また、上記実施例では、第1及び第2のダイオード素子は、電界効果トランジスタのソース電極及びドレイン電極を短絡して形成されている。しかしながら、バイポーラトランジスタのベース電極層及びコレクタ電極層を短絡することにより、第1または第2のダイオード素子を形成しても、上記実施例と同様な作用効果が得られる。

[0034]

【発明の効果】以上、詳細に説明したように、本発明の 保護回路においては、容量素子が抵抗素子、第1及び第 2ダイオードに一端を接続するとともに内部回路に他端

を接続して配置されている。これにより、抵抗索子の抵 抗値と第1及び第2のダイオード素子の容量値とが容量 素子の容量値に対応して低減して設定されるので、これ らの抵抗値及び容量値に基づいた時定数は低減する。そ のため、入力端子に印加される電圧信号が高周波数なパ ルスであっても、所定範囲の基準電圧に含まれる場合に 抵抗素子及び容量素子を介して内部回路に供給され、そ うでないサージ電圧である場合には解消されて内部回路 に供給されない。

対して動作を高速化するとともに誤動作及び損傷を防止 する保護回路を提供することができる。

【図面の簡単な説明】

【図1】内部回路の入力段として接続された本発明の保 護回路に係る一実施例を示す回路図である。

【図2】図1に示す保護回路の構成を示す斜視図であ

る。

(5)

【図3】図1に示す保護回路と図4に示す保護回路とに おける出力信号の周波数特性を示すグラフである。


8

【図4】内部回路の入力段として接続された従来の保護 回路を示す回路図である。


【符号の説明】

10…半導体基板、20…抵抗素子、21…抵抗層、2 2. 23…電極層、30…第1のダイオード素子、31 …活性層、32,33…コンタクト層、34…ゲート電 【0035】 したがって、本発明によれば、内部回路に 10 極層、35…ソース電極層、36…ドレイン電極層、4 0…第2のダイオード素子、41…活性層、42, 43 …コンタクト層、44…ゲート電極層、45…ソース電 極層、46…ドレイン電極層、50…容量素子、51… 第1の電極層、52…絶縁層、53…第2の電極層、6 0~64…配線層、70,71…保護回路、80…内部 回路。

> [図1] [図2]



【図4】



【図3】

